一、TMS320C6000系列DSP板级设计分析（论文文献综述）
王星斗[1]（2017）在《复杂嵌入式系统的自动检测技术研究》文中研究表明随着复杂嵌入式系统被广泛应用在有高性能需求的领域,系统测试的复杂性被逐渐加剧。通过分析国内外自动检测系统的发展概况,针对传统自动检测系统的不足和复杂嵌入式系统的测试需求,本文开展了对复杂嵌入式系统的自动检测技术研究。文中首先分析了复杂嵌入式系统相对通用计算机所具有的特点,引入复杂嵌入式系统测试性概念,选择弹载计算机作为典型研究对象,从逆向工程角度,具体分析表明复杂嵌入式系统具有较好的测试性,进一步确定了详细的测试需求。根据自动检测系统设计的一般流程和原则,采用交互式测试方案,融合CPCI总线、DSP+FPGA和可靠性设计等多种技术构建系统组成和确定各个模块的实现方案。以模块化设计方法研究自动检测系统的可靠硬件实现方案,主要包括能提高系统集成度的功能接口模块硬件设计,该模块设计包括供电电源、处理器单元以及多类总线和模拟量和数字量的输入输出等通用接口;采用继电控制的方式设计开关子系统模块,搭建了检测系统与外部测试设备间信号路由通道,完善了检测网络和功能多样性;以多级的继电开关和模拟数字控制方法设计可编程输出电源监控模块,提高了系统的自检测能力和硬件管理的灵活性;从总体上综合设计系统硬件集成方案改善系统内模块的兼容性和可靠性。基于通用化软件设计思想研究自动检测系统的软件实现方案,重点设计下位机软件;针对传输数据类型制定了系统内部通用的PCI总线通信协议,并详细设计了多总线和数字模拟通道的软件部分参数配置、数据存储、控制逻辑等内容;合理利用模块内部资源规范化数据管理,依次验证了各个接口软件设计结果,还分析了上位机PCI驱动的设计方法。经过研究自动检测系统的总体技术和软硬件实现方案,概括了提高自动检测系统的性能和功能的关键技术,最后测试验证结果表明了系统设计方案的准确性和可实施性。自动检测系统的实现方案对复杂嵌入式系统研发具有积极促进和保障作用,必将有较好的应用前景。
张萌[2]（2016）在《非制冷长波红外图像处理系统的设计与实现》文中提出无论在军事领域、商用领域还是民用领域,红外图像处理系统都已被广泛的应用,凭借体积小、功耗低、处理性能强的特点提升了世界各地对红外成像技术的关注度。本文所设计的非制冷长波红外图像处理系统,不但具有以上红外成像系统的特点,同时还具备处理复杂图像算法的能力。系统采用FPGA与DSP处理器作为系统的运算核心,实现了红外成像、图像采集、非均匀校正、直方图均衡化以及与上位机进行图像传输、指令通信等功能。取得的主要成果如下:根据系统设计需求,将红外图像处理系统分为四部分:长波红外探测器板、FPGA图像预处理板、DSP图像算法板以及外部接口板。整个系统采用四个板卡堆叠的物理结构,板间通过高速接插件相连。系统的红外探测器采用ULIS公司的UL04371作为探测核心;根据系统实际需求选用Altera公司的CycloneIII系列FPGA作为预处理板的处理器;系统采用TI公司的高性能DSP处理器TMS320C6657作为图像算法板的核心处理器。这套系统具备图像处理性能强、系统功耗低、体积小以及成本低的特点。为了解决红外图像的非均匀性问题,本文研究了红外图像的非均匀校正算法。提出了一种改进式RAM阵列配合外部存储器的缓存机制,借此缓存单元实现了两点标定校正算法;通过编写逻辑,在FPGA处理器内部设计并实现了一套非均匀校正图像的流程;设计了一套逻辑控制单元,用来协调和管理非均匀校正算法中各个逻辑模块的工作。为使系统具备对比度增强功能,通过编写逻辑在系统中建立了直方图均衡化模块,分别实现了直方图统计和直方图均衡化。为降低直方图均衡化运算的复杂度,同时减少模块占用的硬件资源,本文采用寄存器数组实现直方图统计,避免了传统方法中采用解码器和多路复用器带来复杂度高的问题,同时利用双口RAM作为均衡化映射的查找表,降低了运算复杂度低。为了实现系统与上位机的通信功能,在DSP处理器上建立了DSP/BIOS操作系统,通过该系统创建了接口中断线程和以太网任务线程,实现了线程在操作系统中的任务调度,同时配合算法板上的DDR3外部存储器完成了预处理图像的存储和读取任务。FPGA处理器的图像传输和指令交互通过通用并行接口和串口逻辑实现,同时在FPGA内部嵌入基于Qsys的NIOSII片上可编程处理器。FPGA处理器需要对红外探测器进行时序配置和图像信息配置,同时控制ADC芯片和并串转化芯片来实现图像采集功能,将串行图像数据恢复为并行图像数据后对图像进行预处理。
黄延凯[3]（2016）在《基于DSP的振动系统动态特性仿真平台的设计》文中指出本文基于数字信号处理器（DSP）设计了一套仿真振动系统动态特性的数字化平台,为结构的振动控制研究、动力学物理参数识别研究提供了实验条件,对研究控制算法的适应性、物理参数识别算法的可行性以及应用性具有重要意义,主要完成了以下几个方面的工作。（1）根据仿真平台的各项性能要求,完成了硬件系统和软件系统的总体方案设计。该方案以DSP为核心,采用上下位机结构,具有功能组成灵活、适合模块化设计的特点。（2）研究了基于Lagrange插值函数的高斯精细积分法,并完成基于DSP的硬件实现。算例分析证明该算法具有无条件稳定、精度很高的特点,其求解动力响应的递推公式非常适合在DSP硬件结构中进行优化实现。（3）完成了振动系统动态特性仿真平台的软件设计和开发。引入嵌入式实时操作系统DSP/BIOS用CCS编写下位机DSP程序,用Visual C++完成上位机应用程序的设计和开发。（4）对所设计的振动系统动态特性仿真平台的精确性和可靠性进行了测试试验,试验结果表明该仿真平台满足各项性能要求,具有工程实用价值。
屈磊[4]（2015）在《多核DSP高速视频处理系统的硬件设计研究》文中研究指明随着获取视频图像设备和数字图像处理技术的迅猛发展,视频图像也向着高帧频、高分辨率的标准迈进。高帧频图像在带来大量的图像信息的同时,也带来了巨大的运算数据量。对于庞大的数据量和日益复杂的图像处理算法,我们需要对高性能的实时处理平台进行研究。本文搭建了基于多核DSP+FPGA架构的视频图像处理平台。系统以TI多核DSP TMS320C6678和Xilinx公司的FPGA XC5VLX110T作为核心处理器,通过Cameralink接口采集图像,并将数据缓存至FPGA外围存储器DDR2。数据经过FPGA预处理后,通过高速接口SRIO实现互联将数据传输至DSP外部存储器DDR3。由DSP进行复杂的运算处理并将结果由网口输出或者传至FPGA由串口输出。整个系统有较强的通用性和可移植性,既可以体现出FPGA丰富的逻辑资源特点,又可以发挥出DSP复杂运算能力的优势。论文从以下几个方面开展研究工作:首先,本文介绍了系统的总体设计思路及其指标需求,并对数据流进行分析;其次,根据系统的需求对主处理器件进行选型并且对多核DSP的基础架构和新技术进行介绍,对比研究了两种核间模式对系统速度和稳定性影响;再者,对系统的整体性能进行分析,设计了系统框图;接着根据系统方案,使用软件对系统功耗需求进行估算,完成电源方案设计;然后完成时钟、外围存储、高速接口、视频接口等电路设计,绘制了视频信号处理平台的原理图,在PCB的叠层、布局布线设计中考虑信号完整性问题;最后研究多核DSP引导加载技术和二级引导,对SYS/BIOS实时操作系统进行搭建。
杨康[5]（2013）在《基于多核DSP的弹载毫米波双模制导雷达关键技术研究》文中研究说明随着军事技术的发展，未来的空战面临日益恶劣的战场环境。这就要求以目标探测和制导为主要任务的弹载雷达系统不断进行革新。雷达对目标的信息获取越来越多，不仅局限于传统的“点目标”定位，更多是对目标的一维距离像、角度以及速度等信息获取。借助这些信息实现对目标的高分辨率成像，为后续的目标识别、跟踪和精确制导提供丰富的信息。毫米波高分辨率雷达以其天线口径小、波束窄、带宽大、分辨力高以及优异的隐身性能而在空地导弹中应用广泛。本文主要基于高性能多核DSP数字信号处理平台对毫米波双模制导雷达技术进行研究，讨论了在导弹末制导阶段采用PD联合脉间步进频率高分辨率体制雷达对目标实现精确跟踪的方案。给出了雷达信号处理的硬件平台系统架构，多核软件编程方法以及回波数据仿真，并对仿真结果在精度以及系统实时性方面给出了分析。本文阐述了基于脉间频率体制高分辨率雷达成像系统工作原理以及数字信号处理的方法，分析了雷达回波因为目标运动而产生的距离-耦合的原理，并论述了一种双帧变PRT的目标速度估计方法。在此基础上，提出借助PD体制高分辨率测速性能联合频率步进高分辨率测距性能实现双模制导雷达的方案设计。给出了弹载雷达在导弹距目标6km以内扫描搜索以及跟踪的方案，并详细讨论了雷达在不同制导阶段采取的工作模式以及系统参数设计。在理论研究的基础上，本文对高分辨率雷达数字信号处理硬件架构进行了分析和设计。采用了基于DSP+FPGA的硬件架构基础，以TMS320C6678高性能多核DSP为数字信号处理核心，XC6VLX75T FPGA为系统协处理器。设计了雷达系统参数指标，ADC转换精度。然后主要对C6678的多核KeyStone架构进行了详细的分析，讨论了多核处理器相比单核系统的性能优势，以及多核技术给数字信号处理算法实现带来的问题与挑战。最后，本文在硬件系统平台上，以双模制导雷达高分辨率成像理论为基础，实现了算法的多核编程。详细分析和讨论了多核并行编程的方法，以及多核之间大数据量传输与核间通信的实现方法。根据双模制导雷达的功能，对双模制导高分辨成像雷达波形参数进行合理设计和论证，并且在基于TMS320C6678多核DSP的基础上对目标回波进行仿真。根据仿真结果对测速精度、目标成像以及多核数字信号的实时性等方面进行讨论和分析。结果表明，基于C6678多核DSP可以实现双模制导雷达的实时信号处理。
张宪宝[6]（2012）在《嵌入式信号处理系统及其代码自动生成技术研究》文中研究说明该课题旨在研究基于Matlab/Embedded Coder工具在嵌入式信号处理系统开发中的应用。全文采取基于嵌入式模块设计的思想，结合嵌入式信号处理系统的开发方法，着重研究代码自动生成过程中具体而关键的技术细节。充分利用Matlab/Simulink模型提供的开放式模块应用扩展技术，最终实现自定义嵌入式目标系统的开发应用，为嵌入式信号处理系统产品的开发提供新的技术解决方案。文章首先综述了嵌入式信号处理系统的特点，代码自动生成技术的研究现状以及采取嵌入式模型设计的方法在系统开发中的优势，接下来研究了代码自动生成技术在Matlab/Simulink软件平台上实现的技术细节，包括嵌入式模型的仿真机制，代码生成流程，代码的测试验证，然后进一步讨论了嵌入式信号处理算法-语音噪声消除在TMS320C6713标准开发板上的实现过程，建立了代码与模块的关联，并针对算法模块的移植，在OMAPL138上实现应用，实现了设计阶段和实现阶段的无缝连接，完成不同平台可执行代码的生成，最后对课题的研究情况进行总结并对后续的工作进行展望。该项研究将Matlab/Simulink开发方法和DSP等嵌入式目标处理器开发平台紧密结合在一起，为在Matlab/Simulink软件平台上对嵌入式信号处理系统的软件开发设计提供应用参考、自动化嵌入式自定义目标系统的设计研发提供借鉴。该技术应用实践表明，基于嵌入式模块设计，并采用代码自动生成的方法加速了嵌入式信号处理系统开发的进程，开发出来的算法模块移植性较好，并易于测试验证，能有效地保证实现预期的设计目标，节约开发成本，结构功能体系易于扩展，便于维护和升级。
白旭[7]（2012）在《宽带中频信号高精度采集1G/12Bits与处理模块硬件系统设计》文中进行了进一步梳理具有高度集成、高处理速度及模块化等特征的测试系统,是目前测试技术发展的趋势之一。现代系统的性能及速度的增长,并多以小尺寸高密度硬件电路为设计目标,使得如何避免高速系统中的噪声干扰、确保系统的信号完整性成为系统设计的重要目标。而为增强硬件系统的扩展兼容能力,模块化集成的设计方法也渐成主流。结合高性能宽带中频采集与处理模块的研制,本文首先从反射、串扰、介质损耗、电源分配和轨道塌陷、电磁干扰和辐射五个方面,全面分析了该模块硬件系统的信号完整性问题。在模块板级设计分析中,利用IC供应商提供的IBIS模型,Mentor公司的板级仿真软件Hyper lynx,以及Altera公司提供的电源分析工具,从系统的角度,分析解决了该高速系统设计中所面临的信号完整性及电源设计问题。由于硬件系统的信号采样率达到1Gsps、采样位数为12bits,为了满足原始采样数据的实时传输要求,设计中采用了两个SFP+光模块以实现高达12Gbps以上速率的原始采样数据输出,硬件系统的良好设计确保了单个SFP+光模块的最高传输速率测试指标达到8.5Gbps。在测试系统模块化和通用性设计方面,选用了基于FPGA可重配置结构的全新接口标准FMC/VITA57,通过使用这种高密度高速度的接口将模数混合的采集模块与高速处理传输模块彻底分离,使得基于高速FPGA及DSP电路的中频处理模块具有较强的扩展兼容能力,灵活地满足不同测试系统的要求。论文详细分析了系统各个功能模块设计过程,解决了该系统板级设计中存在的信号完整性问题,试验证明：系统中高速、大吞吐量的数据链路,以及光纤传输均达到了设计要求。
刘市[8]（2012）在《基于FPGA+DSP的GPS数字中频信号源设计》文中研究说明全球定位系统可无疆域限制、全天候地、连续地为数量不限的陆、海、空、天用户提供精确的位置、速度和时间信息。伴随着已建成系统的现代化和新系统的建设热潮,以GPS为代表的卫星导航技术、产品、应用和服务也正处于飞速发展之中。而卫星导航定位接收机又是很重要的、市场需求数量巨大的用户终端。为了更加有效地进行卫星导航定位接收机设计与研究,本文以GPS系统为例,详细分析研究了GPS数字中频信号源的关键技术和实现方法。结合实验室在以往研制GPS接收机过程中积累的经验和知识,本文将GPS中频信号源的载波标称频点选定为4.309MHz,扩频码选定标称码速率为1.023MHz的C/A码,载波调制采用BPSK调制方式。主要开展的工作包括：1、首先从总体上规划整个GPS中频信号源的设计实现方案,选定FPGA+DSP架构的硬件平台,通过串口与上位机进行通信,并对DSP、FPGA所实现的功能进行划分。在此基础上,完成整个硬件电路的设计以及PCB板的布局设计和制板。2、然后对FPGA内部相关功能模块进行规划与设计,主要包括载波发生器模块、扩频码发生器模块以及导航电文缓冲模块。在分析、论述的基础上,选择合适的参数和设计方案。3、完成FPGA内部功能规划后,对其各个功能模块逐一实现,并进行仿真,通过查看仿真波形以验证设计的正确性与合理性。4、在完整的硬件平台上,下载用户程序,采用频谱分析仪对GPS数字中频信号进行验证与测试,测试结果表明本文设计的GPS中频信号源设计满足相关要求,达到了预期的效果。
刘林[9]（2011）在《基于DM365的高清视频编码传输系统的设计》文中提出网络摄像机以其先进、实时、可靠、易操作、易扩展等特性正改变着我们的生活。但目前网络视频主要以标清为主,图像细节难以有效分辨,而且网络传输流格式非常有限,因此高清视频的应用蓄势待发。目前高清视频网络传输技术主要存在以下问题:1)数据量大,数据压缩需要高性能的器件;2)网络环境千差万别,需要码流适应不同带宽及不同网络用户需求;3)使用高清模拟视频源,成本高。随着嵌入式系统技术、编码标准技术以及网络技术的发展,使高清系统的普及成为了可能。针对高清视频网络传输的需求,本文利用高性能DSP技术,实现了1080i和720p的实时视频压缩及传输系统。主要工作包括:1)针对视频采集模块,深入研究了CMOS摄像头及视频采集的基本原理、视频处理前端进行RGB数据的实时采集方法和Linux下V4L2视频获取方法;2)针对视频编码压缩的需求,深入研究了H.264、MPEG4等视频编解码算法的原理及优缺点;3)针对不同的网络需求,研究了用于嵌入式Web Server的HTTP、CGI等协议,并对用于流媒体传输的RTP/RTCP、RTSP等协议做了深入研究;4)完成了硬件系统的设计,在模块化设计的同时,通过DM365 ISP、协处理器分别对采集数据进行了处理和编码;5)基于Linux操作系统,采用AV SERVER架构,编写了独立的多线程应用程序核心代码模块。本系统实现了720p30fps@H264、352i15fps@H264、CIF15fps@JPEG等三路码流传输,H264、MPEG4、JPEG等文件的存储以及FTP功能,可完成多种码流、不同分辨率的视频压缩及传输。另外,可通过CGI对系统进行实时控制操作,使系统的功能更加完善。整体系统功耗低于3W,视频码流可达4000kbps。
李丽[10]（2011）在《基于小波变换的心电微弱信号处理的研究》文中认为当今是信息高速发展的时代,许多科学研究中获取的信息经常含有噪声信号,当被测信号相当微弱时,有用信号的提取就变得相当困难,获取有用信号中最重要的手段就是抑制噪声。研究和分析噪声产生的原因和规律,采取有针对性的消噪措施,从而寻找有效的消除噪声的理论和方法,是当今信号处理领域研究的热点。本文深入的研究了小波变换理论及其消噪方法,以心电信号作为微弱信号源,通过外加噪声的方法形成要被处理的微弱信号,在MATLAB环境下采用常用的小波消噪方法对加上噪声后的心电信号进行消噪处理,比较常用方法的优缺点,针对现有方法的不足,提出一种新的阈值消噪算法。该算法是基于软、硬阈值的基础上提出的,结合了软、硬阈值的优点。通过MATLAB进行仿真,并对仿真结果做了必要的讨论。采用MATLAB和DSP相结合的方法,使用CCSLink可以将MATLAB和CCS开发环境连接起来,完成数据的传输。利用ETTIC6000中的RTW直接生成DSP板的目标代码,理论上可以提高信号处理的速度,应用程序的开发效率。
二、TMS320C6000系列DSP板级设计分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、TMS320C6000系列DSP板级设计分析（论文提纲范文）
（1）复杂嵌入式系统的自动检测技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 本论文研究的目的和意义 |
| 1.2 自动检测系统的发展概况 |
| 1.2.1 国外自动检测系统的发展 |
| 1.2.2 国内自动检测系统的发展 |
| 1.3 本文主要的研究内容和章节安排 |
| 第2章 复杂嵌入式系统的测试性分析 |
| 2.1 复杂嵌入式系统概述 |
| 2.2 复杂嵌入式系统的测试性分析 |
| 2.3 复杂嵌入式系统的外部测试需求分析 |
| 2.4 本章小结 |
| 第3章 自动检测系统的关键技术研究 |
| 3.1 自动检测系统的总体设计技术 |
| 3.2 主从式的通信总线技术 |
| 3.3 基于DSP+FPGA的下位机架构 |
| 3.4 可靠性设计技术 |
| 3.5 本章小结 |
| 第4章 自动检测系统的硬件设计 |
| 4.1 自动检测系统的硬件组成结构 |
| 4.2 自动检测系统功能接口模块硬件设计 |
| 4.2.1 功能接口模块供电电源设计 |
| 4.2.2 主从处理器单元设计 |
| 4.2.3 CPCI总线接口设计 |
| 4.2.4 数字开关量接口设计 |
| 4.2.5 串行总线接口设计 |
| 4.2.6 模拟量输入输出接口设计 |
| 4.3 开关子系统模块设计 |
| 4.4 可编程输出电源监控模块设计 |
| 4.5 系统硬件集成方案设计分析 |
| 4.6 本章小结 |
| 第5章 自动检测系统的软件设计 |
| 5.1 自动检测系统的软件组成结构 |
| 5.2 自动检测系统功能接口模块软件设计 |
| 5.2.1 功能接口模块初始化 |
| 5.2.2 PCI本地总线接口软件设计 |
| 5.2.3 数字开关量接口软件设计 |
| 5.2.4 串行总线接口软件设计 |
| 5.2.5 模拟量接口软件设计 |
| 5.3 PCI上位机驱动设计分析 |
| 5.4 本章小结 |
| 第6章 自动检测系统的测试验证 |
| 6.1 自动检测系统功能接口模块安装测试 |
| 6.2 自动检测系统的功能测试验证 |
| 6.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表论文与研究成果清单 |
| 致谢 |
（2）非制冷长波红外图像处理系统的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景与研究意义 |
| 1.2 课题相关技术及发展现状 |
| 1.2.1 红外成像技术 |
| 1.2.2 红外探测器的非均匀性 |
| 1.2.3 红外图像处理系统的研究现状 |
| 1.2.4 FPGA技术 |
| 1.2.5 DSP技术 |
| 1.3 本文的研究内容与结构 |
| 1.3.1 研究内容 |
| 1.3.2 论文结构 |
| 第2章 系统方案设计 |
| 2.1 系统需求分析 |
| 2.1.1 系统要求及性能指标 |
| 2.1.2 处理器方案设计 |
| 2.2 系统总体设计方案 |
| 2.2.1 系统组成 |
| 2.2.2 长波红外探测器板方案 |
| 2.2.3 图像预处理板设计方案 |
| 2.2.4 DSP图像算法板方案 |
| 2.2.5 电源外部接口板方案 |
| 2.3 本章小结 |
| 第3章 系统实时图像预处理逻辑设计 |
| 3.1 基于标定的非均匀校正算法 |
| 3.1.1 一点标定非均匀校正 |
| 3.1.2 两点标定非均匀校正 |
| 3.1.3 多点标定非均匀校正 |
| 3.2 两点标定非均匀校正逻辑设计 |
| 3.2.1 非均匀校正算法概述 |
| 3.2.2 两点标定非均匀校正整体流程 |
| 3.2.3 分配系统中SRAM存储地址 |
| 3.2.4 缓存单元与累加和单元 |
| 3.2.5 浮点运算单元 |
| 3.2.6 逻辑控制单元 |
| 3.3 直方图均衡化算法 |
| 3.3.1 直方图统计 |
| 3.3.2 直方图均衡化 |
| 3.3.3 直方图均衡化逻辑设计 |
| 3.4 本章小结 |
| 第4章 系统逻辑和软件设计 |
| 4.1 FPGA接口逻辑模块设计 |
| 4.1.1 红外探测器配置模块 |
| 4.1.2 AD采集与串并转换模块 |
| 4.1.3 SRAM读写模块 |
| 4.1.4 UPP发送接口逻辑 |
| 4.1.5 处理器上电时序逻辑 |
| 4.2 FPGA逻辑设计的优化设计 |
| 4.2.1 并行设计 |
| 4.2.2 异步时钟域设计 |
| 4.2.3 流水线结构 |
| 4.3 基于Qsys的NIOSⅡ可编程片上系统 |
| 4.3.1 Qsys集成工具 |
| 4.3.2 NIOSⅡ处理器架构 |
| 4.3.3 NIOSⅡ处理器功能配置 |
| 4.4 DSP软件设计 |
| 4.4.1 UART中断线程 |
| 4.4.2 UPP中断线程 |
| 4.4.3 千兆以太网接口任务线程 |
| 4.5 本章小结 |
| 第5章 系统测试 |
| 5.1 系统测试概览 |
| 5.2 FPGA各模块逻辑测试 |
| 5.2.1 探测器配置模块测试 |
| 5.2.2 AD和并串转换测试 |
| 5.2.3 SRAM读写模块测试 |
| 5.2.4 UPP发送模块测试 |
| 5.2.5 校正因子的存储与实时校正测试 |
| 5.3 系统逻辑时序约束 |
| 5.3.1 时序分析的测试对象 |
| 5.3.2 时序分析的测试结果 |
| 5.4 串口传输配置信息测试 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间所发表的学术论文 |
| 致谢 |
（3）基于DSP的振动系统动态特性仿真平台的设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 注释表 |
| 缩略词 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状分析 |
| 1.2.1 DSP技术 |
| 1.2.2 嵌入式系统 |
| 1.2.3 振动系统动态特性仿真技术 |
| 1.2.4 DSP在振动工程中的应用 |
| 1.3 论文研究内容 |
| 第二章 仿真平台总体方案设计 |
| 2.1 平台性能和要求 |
| 2.2 总体方案设计 |
| 2.3 硬件系统方案选择 |
| 2.3.1 硬件结构功能组成 |
| 2.3.2 DSP处理器的选型 |
| 2.3.3 A/D和D/A转换器的选型 |
| 2.3.4 FPGA的扩展 |
| 2.3.5 USB通信接口 |
| 2.4 软件系统整体设计 |
| 2.5 本章小结 |
| 第三章 改进高斯精细积分法及其硬件实现 |
| 3.1 改进高斯精细积分法 |
| 3.1.1 基本公式推导 |
| 3.1.2 指数矩阵的精细计算 |
| 3.1.3 非齐次项的计算 |
| 3.1.4 算例分析 |
| 3.2 算法的硬件实现 |
| 3.2.1 算法流程优化 |
| 3.2.2 程序流程优化 |
| 3.3 本章小结 |
| 第四章 软件系统设计 |
| 4.1 概述 |
| 4.2 DSP软件平台 |
| 4.2.1 CCS软件集成开发环境 |
| 4.2.2 CCS开发流程 |
| 4.2.3 引入DSP/BIOS嵌入式系统 |
| 4.3 基于DSP/BIOS的振动系统动态特性软件设计 |
| 4.3.1 任务需求分析 |
| 4.3.2 线程分配管理 |
| 4.3.3 静态配置和动态创建 |
| 4.3.4 任务调度和执行流程 |
| 4.3.5 抽取和插值滤波器硬件实现 |
| 4.4 下位机程序的加载 |
| 4.4.1 JTAG加载方式 |
| 4.4.2 Flash加载方式 |
| 4.5 上位机应用程序 |
| 4.6 本章小结 |
| 第五章 仿真平台的硬件实现和试验测试 |
| 5.1 硬件模块实现 |
| 5.2 平台功能实现 |
| 5.3 平台性能测试 |
| 5.3.1 试验系统搭建 |
| 5.3.2 试验一（SISO） |
| 5.3.3 试验二（MIMO） |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文的主要工作 |
| 6.2 后续的研究展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（4）多核DSP高速视频处理系统的硬件设计研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 视频信号处理平台发展 |
| 1.2.2 多核DSP器件发展 |
| 1.3 本文主要工作及安排 |
| 2 视频处理系统总体结构分析及设计 |
| 2.1 系统总体设计 |
| 2.1.1 系统性能指标 |
| 2.1.2 数据流分析 |
| 2.1.3 系统主要模块组成 |
| 2.2 系统并行性分析 |
| 2.3 系统设计整体性能分析 |
| 2.4 本章小结 |
| 3 系统核心接口及外围电路设计 |
| 3.1 电源设计 |
| 3.1.1 系统功耗分析 |
| 3.1.2 上电顺序 |
| 3.1.3 系统电源方案设计 |
| 3.1.4 低功耗技术的内核电压设计 |
| 3.1.5 TPS54310提供 3.3V、1.5V电源 |
| 3.1.6 TPS51200提供 0.75V和 0.9V电压 |
| 3.1.7 TPS73701提供 1.2V，1.8V，2.5V电压 |
| 3.2 时钟设计 |
| 3.2.1 整板时钟源设计 |
| 3.2.2 系统时钟CORECLK和DDRCLK |
| 3.3 DDR模块原理与设计 |
| 3.3.1 内存的基本参数 |
| 3.3.2 内存逻辑Bank与读/写操作 |
| 3.3.3 预读取技术 |
| 3.3.4 突发传输长度 |
| 3.3.5 DDR2与DDR3拓扑设计 |
| 3.4 SPI模块原理与设计 |
| 3.4.1 SPI工作模式 |
| 3.4.2 SPI数据传输原理 |
| 3.4.3 系统SPI互连设计 |
| 3.5 I2C模块原理与设计 |
| 3.5.1 I2C基本特点与工作原理 |
| 3.5.2 I2C互连设计 |
| 3.6 JTAG模块设计 |
| 3.7 SRIO模块设计分析 |
| 3.7.1 Rapid IO简介 |
| 3.7.2 TMS320C6678上的SRIO模块 |
| 3.7.3 FPGA的SRIO模块 |
| 3.8 千兆网口设计 |
| 3.9 FPGA视频接口模块设计 |
| 3.9.1 Cameralink接口 |
| 3.9.2 PAL接口的原理及设计 |
| 3.9.3 SDI接口原理及设计 |
| 3.10 本章小结 |
| 4 信号完整性分析与PCB设计 |
| 4.1 信号完整性的不同效应 |
| 4.1.1 传输线效应 |
| 4.1.2 过孔效应 |
| 4.1.3 趋肤效应 |
| 4.2 信号完整性噪声分析 |
| 4.2.1.单一网络的反射噪声 |
| 4.2.2 多网络间的串扰 |
| 4.2.3 电源模块中的轨道塌陷 |
| 4.2.4 EMI与辐射 |
| 4.3 PCB设计 |
| 4.3.1 PCB叠层分析 |
| 4.3.2 PCB布局 |
| 4.3.3 PCB布线 |
| 4.4 本章小结 |
| 5 多核BOOT启动及相关技术 |
| 5.1 多核BOOT |
| 5.1.1 SPI BOOT原理及操作 |
| 5.1.2 二次引导加载 |
| 5.2 C66x与外设通信架构 |
| 5.2.1 多核导航器 |
| 5.2.2 多核共享存储管理器 |
| 5.2.3 TerNet与Hyperlink模块 |
| 5.3 C66x核间通信模式 |
| 5.3.1 核间通信IPC配置 |
| 5.3.2 Notify通信流程 |
| 5.3.3 MessageQ通信流程 |
| 5.4 SYS/BIOS软件平台搭建 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 本文主要工作 |
| 6.2 下一步工作展望 |
| 参考文献 |
| 作者简介及在学期间发表的学术论文与研究成果 |
（5）基于多核DSP的弹载毫米波双模制导雷达关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 毫米波雷达系统 |
| 1.1.2 雷达数字信号处理系统 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容与章节安排 |
| 第二章 脉间频率步进高分辨率雷达成像算法性能分析 |
| 2.1 引言 |
| 2.2 脉间频率步进信号分析 |
| 2.2.1 脉间频率步进信号 |
| 2.2.2 波形信号参数分析与设计 |
| 2.2.3 脉间频率步进信号模糊特性分析 |
| 2.3 脉间频率步进高分辨率成像 |
| 2.3.1 脉间频率步进成像原理 |
| 2.3.2 高分辨率成像仿真与成像性能分析 |
| 2.3.3 一维距离像运动补偿原理与方法 |
| 2.4 高分辨率成像距离拼接算法 |
| 2.4.1 目标一维距离冗余分析 |
| 2.4.2 高分辨率成像目标提取方法 |
| 2.5 脉间频率步进体制高分辨率成像分析 |
| 2.6 毫米波频率步进高分辨率雷达系统原理框图 |
| 2.7 本章小结 |
| 第三章 弹载毫米波双模高分辨率成像雷达方案设计 |
| 3.1 引言 |
| 3.2 空对地弹载毫米波双模体制雷达系统 |
| 3.2.1 双模雷达工作模式分析 |
| 3.2.2 弹载毫米波雷达末制导系统架构 |
| 3.2.3 双模体制目标扫描搜索阶段方案设计 |
| 3.2.4 双模体制目标跟踪阶段方案设计 |
| 3.3 PD 体制与频率步进成像体制雷达的复合方案设计 |
| 3.3.1 高分辨率雷达测距原理 |
| 3.3.2 双帧变 PRT 速度估计算法 |
| 3.3.3 基于双帧变 PRT 速度估计算法的一维距离像复合体制联合运动补偿 |
| 3.4 毫米波双模制导雷达目标扫描搜索与跟踪方案设计 |
| 3.5 本章小结 |
| 第四章 双模雷达硬件系统架构与关键器件性能分析 |
| 4.1 引言 |
| 4.2 双模体制高分辨率雷达的总体设计 |
| 4.2.1 双模雷达硬件系统架构 |
| 4.2.2 双模雷达信号处理模块架构 |
| 4.2.3 双模雷达硬件系统指标设计 |
| 4.2.4 ADC 模块选型及参数设计 |
| 4.3 多核系统并行处理器性能分析 |
| 4.4 TMS320C6678 DSP 性能分析 |
| 4.4.1 多核 DSP KeyStone 架构讨论 |
| 4.4.2 模块核间通信方法 |
| 4.4.3 增强型直接存取访问 EDMA3 通信原理 |
| 4.4.4 多核导航系统的核间通信实现 |
| 4.5 本章小结 |
| 第五章 基于 C6678 多核 DSP 的目标一维距离像成像算法实现 |
| 5.1 引言 |
| 5.2 系统参数设计 |
| 5.3 高分辨率成像算法设计 |
| 5.3.1 多核编程方法 |
| 5.3.2 并行算法设计 |
| 5.3.3 核间通信 |
| 5.3.4 探测精度及实时性分析 |
| 5.4 系统算法软件优化 |
| 5.5 本章小结 |
| 第六章 结束语 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（6）嵌入式信号处理系统及其代码自动生成技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究的背景 |
| 1.2 国内外研究的状况 |
| 1.2.1 自动代码生成软件平台的研发 |
| 1.2.2 嵌入式代码自动生成技术的应用领域 |
| 1.3 本课题研究的意义 |
| 1.4 论文的结构和主要内容 |
| 第二章 系统开发实现机制分析 |
| 2.1 系统开发环境简介 |
| 2.1.1 MATLAB/Simulink 概述 |
| 2.1.2 Embedded Coder 概述 |
| 2.1.3 Embedded Target 与 Embedded IDE Link 技术 |
| 2.2 嵌入式信号处理系统软件开发架构 |
| 2.3 基于 Simulink/Embedded Coder 自动代码生成体系 |
| 2.3.1 Simulink 代码生成环境配置 |
| 2.3.2 自动代码生成的过程 |
| 2.4 目标源代码结构内容分析 |
| 2.4.1 代码执行结构 |
| 2.4.2 具体代码内容 |
| 2.5 本章小结 |
| 第三章 基于 Matlab/Embedded Coder 的信号系统开发 |
| 3.1 系统开发的必要性 |
| 3.2 Matlab/Embedded Coder 代码生成体系的开发 |
| 3.2.1 硬件驱动模块开发 |
| 3.2.1.1 S-Function 运行机制 |
| 3.2.1.2 具体实现方法 |
| 3.2.2 配置信号处理系统 |
| 3.3 本章小结 |
| 第四章 语音去噪系统设计实现 |
| 4.1 系统算法描述 |
| 4.1.1 自适应滤波器原理 |
| 4.1.2 实际应用结构分析 |
| 4.2 系统仿真实现 |
| 4.3 嵌入式实时处理结构模型实现 |
| 4.4 整体模型设计分析 |
| 4.5 代码生成与下载验证 |
| 4.6 代码实时运行分析 |
| 4.7 本章小结 |
| 第五章 自定义目标系统的快速开发 |
| 5.1 系统驱动模块的快速实现 |
| 5.2 自定义 Target Preference 模块配置开发 |
| 5.3 算法模块的仿真测试 |
| 5.4 系统模型的搭建与代码的生成测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 进一步的内容 |
| 参考文献 |
| 附录 |
| 附录1 系统目标文件(zxb_dsp_ert.tlc) |
| 附录2 配置函数实现(c6000_RtwSettings.m) |
| 致谢 |
| 附件 |
（7）宽带中频信号高精度采集1G/12Bits与处理模块硬件系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1 论文的研究背景和意义 |
| 1.2 国外相关技术发展动态 |
| 1.3 论文主要研究内容 |
| 第二章 系统整体设计方案 |
| 2.1 中频采集与处理系统的整体设计方案 |
| 2.2 采集板的功能设计方案 |
| 2.3 存储功能设计方案 |
| 2.4 数字处理功能设计方案 |
| 2.5 上位机接口设计方案 |
| 2.6 SFP+光模块设计方案 |
| 2.7 通用性及多功能性设计方案 |
| 2.8 电源和信号完整性设计方案 |
| 2.9 本章小结 |
| 第三章 中频采集板和处理板的硬件设计 |
| 3.1 中频采集板的硬件设计 |
| 3.1.1 滤波器组以及四选一模拟通道 |
| 3.1.2 并行采样硬件设计 |
| 3.1.3 时钟电路设计 |
| 3.1.4 高速ADC数据解串 |
| 3.2 采集板FMC接口设计 |
| 3.3 中频处理板的整体结构 |
| 3.4 中频处理板的FMC接口设计 |
| 3.5 存储模块的实现 |
| 3.6 DSP模块的实现 |
| 3.7 上位机接口模块的实现 |
| 3.8 SFP+光模块实现 |
| 3.9 本章小结 |
| 第四章 硬件系统的信号完整性分析及设计 |
| 4.1 硬件系统的板级整体规划 |
| 4.1.1 硬件系统的板级整体规划 |
| 4.1.2 阻抗可控的传输线 |
| 4.1.3 中频处理板的叠层结构 |
| 4.2 硬件系统的电源完整性设计 |
| 4.2.1 采集系统的功耗 |
| 4.2.2 电源的选型 |
| 4.2.3 电源的精度及对地弹和轨道塌陷的抑制 |
| 4.2.4 电源芯片的散热 |
| 4.2.5 电源轨道的分配 |
| 4.3 中频处理板的串扰分析及抑制 |
| 4.3.1 中频处理板的串扰问题 |
| 4.3.2 单端信号线串扰的抑制 |
| 4.3.3 差分信号线中串扰的抑制 |
| 4.3.4 DDR3信号串扰的抑制 |
| 4.4 SFP+光模块设计的传输线损耗分析 |
| 4.4.1 SFP+光模块的性能指标和硬件设计要点 |
| 4.4.2 光模块传输线的损耗 |
| 4.4.3 光模块布线的长度匹配 |
| 4.5 中频处理板电路的阻抗匹配设计 |
| 4.5.1 采集板子板和中频处理的端接 |
| 4.5.2 光模块传输线的阻抗匹配 |
| 4.5.3 DDR3的端接和阻抗匹配 |
| 4.5.4 过孔的影响和减少过孔处阻抗突变的方法 |
| 4.5.5 端接对轨道塌陷的影响 |
| 4.6 本章小结 |
| 第五章 测试结果和分析 |
| 5.1 测试平台介绍 |
| 5.2 电源的测试 |
| 5.3 时钟的测试 |
| 5.4 AD采样数据的测试 |
| 5.5 模拟通道测试 |
| 5.6 HPI总线数据传输测试 |
| 5.7 中频处理的效果和信噪比的测试 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的研究成果 |
（8）基于FPGA+DSP的GPS数字中频信号源设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 1 绪论 |
| 1.1 引言 |
| 1.2 课题研究背景及应用前景 |
| 1.3 论文的内容及结构安排 |
| 2 GPS数字中频信号源设计基础 |
| 2.1 GPS导航卫星信号的构成 |
| 2.2 伪随机码C/A码分析 |
| 2.2.1 m序列 |
| 2.2.2 C/A码的生成 |
| 2.3 载波信号 |
| 2.3.1 载波多普勒频移 |
| 2.4 导航电文 |
| 2.5 GPS信号的调制 |
| 2.6 扩频通信 |
| 2.6.1 扩频通信概述 |
| 2.6.2 扩频通信系统模型 |
| 2.7 GPS数字中频信号源的概念 |
| 2.7.1 GPS中频信号源的结构 |
| 2.8 本章小结 |
| 3 GPS数字中频信号源设计模型及其硬件实现 |
| 3.1 信号源总体设计 |
| 3.2 信号调制生成模块—FPGA |
| 3.2.1 FPGA芯片选型及其介绍 |
| 3.2.2 XC3S1400AN芯片的配置模式 |
| 3.2.3 XC3S1400AN最小系统设计 |
| 3.2.4 XC3S1400AN的扩展功能接口电路设计 |
| 3.3 信号仿真模拟模块—DSP |
| 3.3.1 TMS320C6713B芯片介绍 |
| 3.3.2 TMS320C6713B的硬件系统设计 |
| 3.4 验证测试模块 |
| 3.4.1 数模转换模块 |
| 3.4.2 I-V信号调理模块 |
| 3.4.3 平衡电流分析 |
| 3.5 系统电源模块 |
| 3.5.1 电源需求分析 |
| 3.5.2 系统电源的分配管理 |
| 3.5.3 系统电源的原理图设计 |
| 3.6 PCB设计与实现 |
| 3.6.1 PCB结构设计 |
| 3.6.2 PCB叠层规划 |
| 3.6.3 去耦/旁路设计 |
| 3.7 本章小结 |
| 4 GPS数字中频信号信号源规划与设计 |
| 4.1 DSP内部功能总体规划 |
| 4.1.1 数字中频信号源数学模型建立 |
| 4.1.2 中频信号源仿真规划与设计 |
| 4.2 FPGA内部功能总体规划 |
| 4.3 时基模块规划与设计 |
| 4.3.1 时钟信号需求分析 |
| 4.3.2 内部时钟管理 |
| 4.4 载波发生器规划与设计 |
| 4.4.1 载波NCO规划与设计 |
| 4.5 C/A码发生器规划与设计 |
| 4.5.1 码NCO规划与设计 |
| 4.5.2 C/A码相位与历元计数器 |
| 4.6 导航电文缓冲器设计与规划 |
| 4.6.1 异步FIFO规划与设计 |
| 4.6.2 并串转换器 |
| 4.7 本章小结 |
| 5 数字中频信号的FPGA设计与实现 |
| 5.1 开发与仿真工具 |
| 5.2 时基模块的FPGA实现 |
| 5.2.1 主时钟信号与系统复位信号的FPGA实现 |
| 5.2.2 UART模块时钟信号的FPGA实现 |
| 5.3 码发生器及直接序列扩频调制的FPGA实现 |
| 5.4 载波发生器的FPGA实现 |
| 5.4.1 载波NCO的FPGA实现 |
| 5.5 导航电文缓冲器的FPGA实现 |
| 5.5.1 异步FIFO的FPGA实现 |
| 5.5.2 并串转换器的FPGA实现 |
| 5.6 本章小结 |
| 6 系统的验证与测试 |
| 6.1 测试与验证方法 |
| 6.2 GPS中频信号与MTLAB仿真信号频谱对比分析 |
| 6.3 接收机中频信号与信号源中频信号对比分析 |
| 6.4 中频信号源内部相关信号的频谱分析 |
| 6.4.1 复合码的频谱分析 |
| 6.4.2 载波频谱分析 |
| 6.5 不同载波频率控制字下中频信号频谱分析 |
| 6.6 本章小结 |
| 7 结束语 |
| 7.1 工作总结 |
| 7.2 前景展望 |
| 致谢 |
| 参考文献 |
| 附录A 系统实物图 |
（9）基于DM365的高清视频编码传输系统的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题相关背景 |
| 1.1.1 视频标准的概述 |
| 1.1.2 颜色空间的概述 |
| 1.1.3 视频编码标准概述 |
| 1.1.4 流媒体传输协议简介 |
| 1.2 选题研究现状 |
| 1.3 课题提出及主要内容 |
| 第二章 DaVinci 编码传输系统的技术基础 |
| 2.1 嵌入式系统的概述 |
| 2.1.1 嵌入式系统的概念与特点 |
| 2.1.2 嵌入式系统的组成 |
| 2.1.3 嵌入式系统的发展现状 |
| 2.2 DSP 技术简介 |
| 2.2.1 DSP 技术概念与特点 |
| 2.2.2 TI DSP 概述 |
| 2.3 TI DaVinci 技术的简介 |
| 2.3.1 DaVinci 技术 |
| 2.3.2 DaVinci 系列处理器 |
| 2.3.3 DaVinci 系统的软件开发流程 |
| 2.4 本章小结 |
| 第三章 编码传输系统的硬件平台设计 |
| 3.1 TMS320DM365 |
| 3.2 硬件系统的设计 |
| 3.2.1 硬件系统框图 |
| 3.2.2 部分功能模块介绍 |
| 3.3 编码传输系统的硬件电路板及其工作原理 |
| 3.3.1 硬件电路板 |
| 3.3.2 编码传输系统工作原理 |
| 3.4 本章小结 |
| 第四章 编码传输系统系统软件开发 |
| 4.1 编码传输系统软件系统架构 |
| 4.2 引导加载程序 |
| 4.2.1 Boot Loader 介绍 |
| 4.2.2 DM365 boot loader 启动方式 |
| 4.2.3 NAND 启动过程 |
| 4.2.4 Boot Loader 代码分析 |
| 4.3 Montavista Linux 操作系统 |
| 4.3.1 部分驱动的配置 |
| 4.3.2 部分代码的修改移植 |
| 4.3.3 内核的编译步骤 |
| 4.4 Ramdisk 文件系统 |
| 4.4.1 ramdisk 文件系统目录说明 |
| 4.4.2 ramdisk 文件系统制作 |
| 4.5 系统软件启动过程 |
| 4.6 启动程序、内核镜像、文件系统烧写 |
| 4.6.1 启动程序的烧写 |
| 4.6.2 u-boot 环境变量的设置 |
| 4.6.3 内核镜像、文件系统烧写 |
| 4.7 本章小结 |
| 第五章 编码传输系统应用程序开发 |
| 5.1 软件开发环境的搭建 |
| 5.1.1 交叉开发环境介绍 |
| 5.1.2 DM365 软件开发包安装 |
| 5.2 V4L2 视频采集驱动开发 |
| 5.2.1 DM365 视频采集驱动 |
| 5.2.2 DM365 视频采集实现过程 |
| 5.3 Boa Webserver |
| 5.3.1 普通web server 的工作原理 |
| 5.3.2 嵌入式web server 的特点 |
| 5.3.3 Boa webserver 简介 |
| 5.3.4 Boa Webserver 移植 |
| 5.4 编码传输系统应用程序 |
| 5.4.1 DM365 的处理模块 |
| 5.4.2 编码传输系统的顶层软件设计 |
| 5.4.3 视频数据流分析 |
| 5.5 设计完成实验结果 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
（10）基于小波变换的心电微弱信号处理的研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1. 绪论 |
| 1.1 选题背景 |
| 1.2 研究现状和发展趋势 |
| 1.2.1 研究现状 |
| 1.2.2 发展趋势 |
| 1.3 本课题的研究内容和意义 |
| 2. 小波及小波变换的基本理论 |
| 2.1 傅立叶变换与短时傅立叶变换 |
| 2.1.1 傅立叶变换 |
| 2.1.2 短时傅立叶变换 |
| 2.2 小波的发展简介 |
| 2.3 小波及小波变换 |
| 2.3.1 连续小波变换 |
| 2.3.2 离散小波变换 |
| 2.4 傅立叶变换与小波变换的比较 |
| 3. 模拟心电信号及小波消噪原理 |
| 3.1 心电信号的模拟 |
| 3.1.1 心电信号概述 |
| 3.1.2 心电信号的特点 |
| 3.1.3 心电信号中主要噪声来源 |
| 3.1.4 正常心电信号的模拟 |
| 3.2 小波消噪原理 |
| 3.3 Mallat 算法消噪原理 |
| 4. 四种心电微弱信号消噪的实现 |
| 4.1 肌电干扰心电信号的模拟及消噪 |
| 4.1.1 利用小波GUI 对肌电干扰信号进行分析 |
| 4.1.2 强制消噪法 |
| 4.1.3 默认阈值消噪法 |
| 4.1.4 给定阈值消噪法 |
| 4.1.5 改进阈值消噪法 |
| 4.1.6 改进方法对肌电干扰信号消噪图 |
| 4.2 工频干扰心电信号的模拟及消噪 |
| 4.3 基线漂移心电信号的模拟及消噪 |
| 4.4 随机干扰心电信号的模拟及消噪 |
| 4.5 对仿真结果的讨论 |
| 5. MATLAB 辅助DSP 信号处理 |
| 5.1 DSP 系统的开发过程 |
| 5.1.1 传统DSP 系统的开发过程 |
| 5.1.2 应用MATLAB 对DSP 应用系统的辅助开发设计过程 |
| 5.2 DSP 集成开发环境 CCS |
| 5.2.1 CCS 开发环境介绍 |
| 5.2.2 CCS 的开发流程 |
| 5.3 MATLAB 与DSP 的连接 |
| 5.4 建立基于DSP 的Simulink 仿真模型 |
| 5.4.1 本课题DSP 的选型 |
| 5.4.2 ETTIC6000 的功能及特点 |
| 5.4.3 建立基于DSP 的小波消噪Simulink 模型 |
| 结论 |
| 参考文献 |
| 附录A 模拟心电信号MATLAB 程序 |
| 作者简历 |
| 一、基本情况 |
| 二、在学期间发表的学术论文 |
| 学位论文数据集 |
四、TMS320C6000系列DSP板级设计分析（论文参考文献）
- [1]复杂嵌入式系统的自动检测技术研究[D]. 王星斗. 北京理工大学, 2017(02)
- [2]非制冷长波红外图像处理系统的设计与实现[D]. 张萌. 北京工业大学, 2016(02)
- [3]基于DSP的振动系统动态特性仿真平台的设计[D]. 黄延凯. 南京航空航天大学, 2016(03)
- [4]多核DSP高速视频处理系统的硬件设计研究[D]. 屈磊. 中国科学院研究生院(西安光学精密机械研究所), 2015(05)
- [5]基于多核DSP的弹载毫米波双模制导雷达关键技术研究[D]. 杨康. 南京航空航天大学, 2013(02)
- [6]嵌入式信号处理系统及其代码自动生成技术研究[D]. 张宪宝. 华南理工大学, 2012(05)
- [7]宽带中频信号高精度采集1G/12Bits与处理模块硬件系统设计[D]. 白旭. 电子科技大学, 2012(07)
- [8]基于FPGA+DSP的GPS数字中频信号源设计[D]. 刘市. 南京理工大学, 2012(07)
- [9]基于DM365的高清视频编码传输系统的设计[D]. 刘林. 西安电子科技大学, 2011(08)
- [10]基于小波变换的心电微弱信号处理的研究[D]. 李丽. 辽宁工程技术大学, 2011(06)